starcodedoc-demo-verilog-watchdog-supervisor/README.md

试验设备看门狗监控器

语言：Verilog 2005

项目目标

监测试验设备控制板的心跳与上电稳定期，超时后锁存维护告警，并支持人工确认复位

模块

• 心跳同步：跨时钟输入双级同步
• 超时计数：稳定期和运行期计时
• 告警锁存：故障持续到授权确认
• 顶层接口：暴露状态和计数

构建或运行

iverilog -g2005-sv -s watchdog_supervisor -o monitor.vvp rtl/*.v

验收重点

仿真正常心跳、心跳停止、超时后恢复与人工确认；核对告警锁存和清除条件

文件

• rtl/heartbeat_sync.v
• rtl/timeout_counter.v
• rtl/alarm_latch.v
• rtl/watchdog_supervisor.v