Files
starcodedoc-demo-systemveri…/requirements.md
2026-09-25 11:58:47 +08:00

1.4 KiB
Raw Blame History

试验数据链路帧监测器需求规格说明

版本:1.0

1 背景与目标

对试验设备低速数据链路帧进行边界识别、长度限制、奇偶校验和错误统计,阻断损坏帧进入后续分析

本文描述预期行为和验收口径,作为实现与验证的输入

2 业务边界

该系统用于试验、保障和状态监测,不承担飞行控制、武器控制或实时安全闭环决策。输入数据可能缺失、乱序或损坏,系统必须给出可追溯的拒收或降级结果

3 功能需求

REQ-SYSTEMVERILOGLINKFRAME-01 帧须以规定起始和结束标志包围

REQ-SYSTEMVERILOGLINKFRAME-02 载荷长度不足或超限时应拒收

REQ-SYSTEMVERILOGLINKFRAME-03 奇偶校验不匹配时应拒收

REQ-SYSTEMVERILOGLINKFRAME-04 损坏帧不得产生有效脉冲

REQ-SYSTEMVERILOGLINKFRAME-05 计数器满值后应饱和而非回卷

REQ-SYSTEMVERILOGLINKFRAME-06 复位应清空状态和统计

4 非功能需求

  • 同一输入应产生确定性结果
  • 异常输入不得造成越界访问或静默接受
  • 输出应包含足以追溯原始输入和判定原因的信息
  • 小规模离线环境可独立运行,不依赖网络服务

5 验收准则

仿真有效帧、短帧、超长帧和奇偶错误帧;仅有效帧产生完成脉冲,各错误计数独立增长